



ΤΕΧΝΟΛΟΓΙΕΣ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ

NMOS τρανζίστορ




Δομή




Ηλεκτρονικό σύμβολο

PMOS τρανζίστορ




Δομή




Ηλεκτρονικό σύμβολο

Λειτουργία των NMOS και PMOS τρανζίστορ σαν διακόπτες




(α) Τρανζίστορ NMOS




(β) Τρανζίστορ PMOS


CMOS inverter




Λειτουργία του CMOS Inverter




CMOS inverter




Πύλη NAND δύο εισόδων τεχνολογίας CMOS



CMOS NAND gate



Πύλη NOR δύο εισόδων τεχνολογία CMOS



Ημιαγωγικές μνήμες

Οι ημιαγωγικές μνήμες είναι διδιάστατες διατάξεις αποθήκευσης δυαδικών ψηφίων (0 ή 1). Οι μνήμες αυτές κατασκευάζονται υπό μορφή ολοκληρωμένων κυκλωμάτων.

Διακρίνονται σε μνήμες ανάγνωσης/εγγραφής που έχει επικρατήσει να ονομάζονται RAM (Random Access Memories) και μνήμες μόνο για ανάγνωση που ονομάζονται ROM (Read Only Memories).


Οι ημιαγωγικές μνήμες έχουν γραμμές διεύθυνσεων, γραμμές δεδομένων και γραμμές ελέγχου λειτουργίας.

SRAM

Οι *static RAM* (SRAM) είναι τύπος ημιαγωγικών μνημών τυχαίας προσπέλασης, ανάγνωσης/εγγραφής των οποίων τα κύτταρα αποθήκευσης των 0, 1 διατηρούν το περιεχόμενό τους όσο αυτές τροφοδοτούνται με ηλεκτρική τάση. Ονομάζονται *static* για να διακρίνονται από τις *dynamic RAM* από το γεγονός ότι δεν χρειάζονται περιοδική ανανέωση του περιεχομένου τους.

Σαν κύτταρα αποθήκευσης των 0, 1 χρησιμοποιούν κυκλώματα που λειτουργούν όπως τα flip-flop (bistable latching circuits).

Λογικό σύμβολο SRAM




Εγγραφή και Ανάγνωση Δεδομένων στις SRAM


Για την εγγραφή δεδομένων σε κάποια θέση μνήμης τοποθετείται η δυαδική διεύθυνση της θέσης στις γραμμές διευθύνσεων $A_0 \rightarrow A_{n-1}$ και τα δεδομένα στις γραμμές $D_0 \rightarrow D_{b-1}$, δίδεται λογικό 1 στην γραμμή CE για να ενεργοποιηθεί το ολοκληρωμένο και δίδονται διαδοχικά 1 και 0 στην γραμμή WE για να γίνει η εγγραφή. Στην συνέχεια η γραμμή CE γίνεται λογικό 0.

Για την ανάγνωση δεδομένων από την μνήμη αυτή τοποθετείται η δυαδική διεύθυνση της θέσης στις γραμμές διευθύνσεων $A_0 \rightarrow A_{n-1}$. Στην συνέχεια δίδεται λογικό 1 στην γραμμή CE για να ενεργοποιηθεί το ολοκληρωμένο κύκλωμα της μνήμης και λογικό 1 στην γραμμή OE για να γίνει ανάγνωση των δεδομένων. Τα δεδομένα εξέρχονται στις γραμμές $D_0 \rightarrow D_{b-1}$. Στην συνέχεια οι γραμμές OE και CE γίνονται λογικό 0.

Λογικό σύμβολο πραγματικών SRAM



Χρονισμός ανάγνωσης δεδομένων από SRAM



Χρονισμός εγγραφής δεδομένων σε SRAM

Write


\overline{CS}

\overline{OE}


 \overline{WE}

A0 → An-1


D0 → Dd-1




SRAM 6116




Οργάνωση SRAM



Tri-state buffers




Tri-State Buffer



c	a	f
0	0	<u>Z</u>
0	1	Z
1	0	0
1	1	1


Inverting Tri-State Buffer




Function Table

c	z
0	'Z'
1	not(a)


Υλοποίηση του inverting tri-state buffer στην τεχνολογία CMOS



Κύτταρο αποθήκευσης των 0, 1 βασισμένο σε flip-flop




Υλοποίηση



Λογικό Σύμβολο

Κύτταρο αποθήκευσης των 0, 1 των μνημών SRAM. Οι αντιστροφείς κατασκευάζονται με 2 MOS τρανζίστορ.





Δυναμικές Μνήμες

Οι δυναμικές μνήμες είναι μνήμες ανάγνωσης/εγγραφής τυχαίας προσπέλασης που αποτελούνται από κύτταρα αποθήκευσης των 0 και 1, τα οποία βασίζονται σε πολύ μικρούς πυκνωτές και αποθηκεύουν τα δεδομένα υπό μορφή ηλεκτρικών φορτίων. Η απουσία ή η παρουσία ηλεκτρικών φορτίων στον πυκνωτή ερμηνεύεται ανάλογα σαν 0 ή 1.


Επειδή τα κύτταρα μνήμης (πυκνωτές) εκφορτίζονται με την πάροδο του χρόνου οι μνήμες αυτές απαιτούν περιοδική ανανέωση του περιεχομένου τους. Ουσιαστικά κατά την λειτουργία ανανέωσης διαβάζεται το περιεχόμενο μιας σειράς κυττάρων αποθήκευσης και στην συνέχεια γράφεται σε κάθε ένα από αυτά η ίδια τιμή.

CHIP DRAM 4164




Χρονισμός DRAM


◆ Read



◆ Write




Κύτταρο αποθήκευσης των 0, 1 των DRAM




Refresh time των DRAM

Μια από τις προδιαγραφές των DRAM είναι ο *χρόνος ανανέωσης* (*refresh time*) που εκφράζει το μέγιστο χρόνο που μπορεί ένα κύτταρο αποθήκευσης να διατηρεί το περιεχόμενό του χωρίς τον κίνδυνο απώλειας δεδομένων.

Διάγραμμα χρόνου του δυναμικού στους ΠΥΚΝΩΤΕΣ ΤΩΝ ΔΥΝΑΜΙΚΩΝ ΜΝΗΜΩΝ





ROM

Οι **ROM** (*Read Only Memories*) είναι τύπος ημιαγωγικών μνημών των οποίων τα δεδομένα δεν χάνονται εάν διακοπεί η τροφοδοσία τους με τάση. Η εγγραφή δεδομένων στις ROM γίνεται ανάλογα με τον τύπο τους.


Τύποι ROM

Mask Programmed ROM. Τα δεδομένα εγγράφονται σε αυτές κατά την διαδικασία κατασκευής του chip.

PROM (*Programmable ROM*). Κατηγορία ROM στην οποία μπορούν να εγγραφούν δεδομένα μόνο μία φορά. Για να εγγραφούν δεδομένα σε μία PROM χρειάζεται μία ειδική συσκευή που λέγεται *PROM programmer* or *PROM burner*.

EPROM


EPROM (*Erasable PROM*). Ειδικός τύπος ROM ή οποία μπορεί να σβήσει με την έκθεσή της σε υπεριώδες (ultraviolet) φως. Αφού σβήσει μπορεί να προγραμματισθεί ξανά.



EPRM Transistor-based Memory Cell



- In its un-programmed state, all the floating gates in the EPROM transistors are uncharged.
- In this case, placing a row line in its active state will turn on all of the transistors and column lines are pulled to logic “0”.



EEPROM (*Electrically Erasable PROM*). Παρόμοια με την EPROM, αλλά τα περιεχόμενά της σβήνονται ηλεκτρικά. Η διαγραφή και η εγγραφή δεδομένων γίνεται ανά byte. .


Flash Memory. Τύπος EEPROM για την αποθήκευση μεγάλου όγκου δεδομένων. Διακρίνονται σε τύπου NAND και τύπου NOR. Οι μνήμες flash τύπου NAND μπορούν να διαβαστούν και να γραφούν ανά block δεδομένων που είναι μικρότερα από την χωρητικότητά τους. Οι σύγχρονες μνήμες flash NOR διαιρούνται σε διαγραφόμενα τμήματα (blocks). Η λειτουργία διαγραφής μπορεί να γίνει ανά block, ενώ η εγγραφή δεδομένων ανά λέξη.

Serial Flash




EEPROM Cell


⇒ 2 transistor cell



- A second transistor is used to select cell for erasure.
 - ✓ Advantages: electrically erase bytes in circuit
 - × Disadvantages: less dense than EPROM




NAND-flash και NOR-flash memory structures



NAND & NOR application

NAND

Mass Storage



Mobile Phone (Storage)


Tablet PC

Solid-State Disk

Memory Cards

NOR

Code Memory



BIOS/Networking

Telecommunications







Mobile Phone (Code)

POS / PDA / PCA

| Memory Technology |
• **Low Cost and High Density**
• **Page Mode Program**
| Flash Device Technology |

• **Fast Random Access**
• **Fast Read Speed**


IC characteristics & Lithography implications

	NAND Flash	DRAM	Logic / SRAM
Cell layout			
Typical Device Pattern			
Device:	X-point storage transistor	Transistor + Capacitor	6 Transistor (SRAM)
Critical Patterns	1D	1D & 2D	2D


SEMICONDUCTOR MEMORY CLASSIFICATION

Read-Write Memory		Non-Volatile Read-Write Memory	Read-Only Memory
Random Access	Non-Random Access	EPROM E ² PROM	Mask-Programmed Programmable (PROM)
SRAM DRAM	FIFO LIFO Shift Register CAM	FLASH	


5.1. Να σχεδιασθεί στην τεχνολογία CMOS μία πύλη NAND δύο εισόδων.



5.2. Να σχεδιασθεί στην μία πύλη NOR δύο εισόδων.




5.3. Να δοθεί το λογικό σύμβολο της μνήμης SRAM 6116 το διάγραμμα ακίδων της οποίας δίδεται στην συνέχεια. Ποια είναι η χωρητικότητά της (σε Kbyte).




5.4. Να δοθεί το λογικό σύμβολο μιας SRAM μεγέθους 64 KB (64 KByte) με δίαυλο δεδομένων των 8 bit. Περιγράψτε τα διάφορα σήματα.


Λόγω του ότι $64 \text{ KB} = 2^6 \cdot 2^{10} \text{ B} = 2^{16} \text{ B}$ και ο δίαυλος δεδομένων είναι των 8 bit απαιτούνται 16 γραμμές διευθύνσεων ($A_0 \rightarrow A_{15}$).




5.5. Τροποποιήστε κατάλληλα το κύκλωμα αποθήκευσης των 0, 1 που δίδεται στην συνέχεια ώστε να υλοποιείται αποδοτικά με την τεχνολογία CMOS. Υπολογίστε τον αριθμό των τρανζίστορ του κυττάρου αποθήκευσης που δίδεται στην συνέχεια.



5.6. Υπολογίστε τον αριθμό των αριθμό των τρανζίστορ του κυττάρου αποθήκευσης που δίδεται στην συνέχεια. Συγκρίνατε.





5.7. Στην SRAM που δίδεται στην συνέχεια δώστε τα κατάλληλα σήματα ώστε να διαβαστεί η τρίτη γραμμή.



5.8. Μία DRAM είναι οργανωμένη ώστε να έχει 512 γραμμές με κύτταρα αποθήκευσης των 0 και 1 και ο χρόνος refresh αυτής είναι 10 ms. Πόσο συχνά χρειάζεται να γίνεται ανανέωση μιας γραμμής.

5.9. Να δοθεί το λογικό σύμβολο του ολοκληρωμένου κυκλώματος μιας DRAM το διάγραμμα ακίδων της οποίας δίδεται στην συνέχεια. Υπολογίστε την χωρητικότητά της.








Ο δίαυλος δεδομένων της μνήμης είναι πολυπλεγμένος. Το ήμισυ της διεύθυνσης δίδεται σε συγχρονισμό με το σήμα RAS ενώ το άλλο ήμισυ σε συγχρονισμό με το σήμα CAS. Επομένως η χωρητικότητα της μνήμης αυτής είναι $2^{22} \times 4 \text{ bit}$ $2^{21} \times 8 \text{ bit} = 2 \text{ MByte}$.

5.10. Να δοθεί το λογικό σύμβολο του ολοκληρωμένου κυκλώματος μιας EPROM μεγέθους 32 KB (32 Kbyte) με δίαυλο δεδομένων 8 bit.

Επειδή $32\text{ KB} = 2^5 \cdot 2^{10}\text{ B} = 2^{15}\text{ byte}$ και ο δίαυλος δεδομένων είναι των 8 bit απαιτούνται 15 γραμμές διεύθυνσεων ($A_0 \rightarrow A_{14}$). Η μνήμη διαθέτει επίσης και γραμμές προγραμματισμού.



5.11. Να δοθούν οι έξοδοι OUT των κυκλωμάτων που δίδονται στην συνέχεια για $IN=5\text{ V}$ και $IN=0\text{ V}$.



5.12. Στον πίνακα αποθήκευσης μιας μνήμης EPROM 4x4-bit που ακολουθεί να σημειώσετε τα τρανζίστορ των οποίων η floating gate πρέπει να φορτιστεί αρνητικά ώστε να εγγραφούν οι λέξεις:

1000

0100

0010

0001

