



Πανεπιστήμιο Δυτικής Αττικής
Τμήμα Μηχανικών Πληροφορικής και Υπολογιστών

Σχεδίαση Ψηφιακών Συστημάτων

Γιάννης Βογιατζής - Παναγιώτης Καρκαζής

2018-2019

Περιεχόμενο μαθήματος

- Συστήματα αρίθμησης και αναπαράσταση πληροφορίας
- Ψηφιακή σχεδίαση
 - Συνδυαστικά κυκλώματα
 - Ανάλυση
 - Σχεδίαση
 - Απλοποίηση
 - Ακολουθιακά κυκλώματα
 - Ανάλυση
 - Σχεδίαση
- Σχεδίαση με γλώσσες περιγραφής Υλικού
 - Verilog
 - VHDL
- Έλεγχος κυκλωμάτων και σχεδίαση για ελεγχιμότητα

Θεωρία- Εργαστήριο

- **Θεωρία**
- **Τμήμα 1 (Ι. Βογιατζής, Κ.16.113)**
 - Δευτέρα 12:00 - 15:00
- **Τμήμα 2 (Π. Καρκαζής, Κ.16.114)**
 - Παρασκευή 12:00 - 15:00
- **Εργαστήριο (Κ.10.043):**
 - ΤΕ 12:00 – 18:00
 - ΔΕ 14:00 – 18:00
 - ΠΑ 10:00 – 12:00

Εργαστήριο (1)

- Περιβάλλον εισαγωγής, προσομοίωσης και αποσφαλμάτωσης μοντέλων VHDL, Verilog
 - Logisim
 - ModelSim
- Εργαστηριακές ασκήσεις:
 - Γνωριμία με το περιβάλλον
 - Συνδυαστικά κυκλώματα
 - Ακολουθιακά κυκλώματα

Εργαστήριο (2)

- Κάθε φοιτητής θα πρέπει να υλοποιήσει / παρακολουθήσει συνολικά πέντε δίωρες εργαστηριακές ασκήσεις
- Αν ένας φοιτητής δεν παρακολουθήσει / υλοποιήσει κάποια εργαστηριακή άσκηση δεν έχει δικαίωμα να εξεταστεί στο μάθημα.
- Αν κάποιος απουσιάσει σε μια άσκηση, πρέπει να την αναπληρώσει σε άλλο τμήμα.
- Εξέταση στο τέλος

Εργαστήριο (3)

- Εργαστηριακά Τμήματα

		Time	Lab #1	Lab #2	Lab #3	Lab #4	Lab #5
Τμήμα 1	ΤΕ	12:00-14:00	27-03-19	10-04-19	15-05-19	29-05-19	12-06-19
Τμήμα 2	ΤΕ	14:00-16:00	27-03-19	10-04-19	15-05-19	29-05-19	12-06-19
Τμήμα 3	ΤΕ	16:00-18:00	27-03-19	10-04-19	15-05-19	29-05-19	12-06-19
Τμήμα 4	ΤΕ	12:00-14:00	03-04-19	08-05-19	22-05-19	05-06-19	19-06-19
Τμήμα 5	ΤΕ	14:00-16:00	03-04-19	08-05-19	22-05-19	05-06-19	19-06-19
Τμήμα 6	ΤΕ	16:00-18:00	03-04-19	08-05-19	22-05-19	05-06-19	19-06-19
Τμήμα 7	ΔΕ	14:00-16:00	01-04-19	15-04-19	13-05-19	27-05-19	17-06-19
Τμήμα 8	ΔΕ	16:00-18:00	01-04-19	15-04-19	13-05-19	27-05-19	17-06-19
Τμήμα 9	ΠΑ	10:00-12:00	22-03-19	05-04-19	19-04-19	17-05-19	31-05-19
Τμήμα 10	ΠΑ	10:00-12:00	29-03-19	12-04-19	10-05-19	24-05-19	07-06-19

Εργαστήριο (4)

- Εξετάσεις εργαστηρίου


	Date	Time
Τμήμα 1	26-06-19	12:00-13:00
Τμήμα 2	26-06-19	13:00-14:00
Τμήμα 3	26-06-19	14:00-15:00
Τμήμα 4	26-06-19	15:00-16:00
Τμήμα 5	26-06-19	16:00-17:00
Τμήμα 6	26-06-19	17:00-18:00
Τμήμα 7	24-06-19	16:00-17:00
Τμήμα 8	24-06-19	17:00-18:00
Τμήμα 9	14-06-19	10:00-11:00
Τμήμα 10	14-06-19	11:00-12:00

Εργαστήριο (5)

- Εργαστηριακές ασκήσεις
 1. Ψηφιακά κυκλώματα (Logisim)
 2. Συνδυαστικά κυκλώματα (VHDL @ Modelsim)
 3. Ακολουθιακά κυκλώματα (VHDL @ Modelsim)
 4. Συνδυαστικά κυκλώματα (Verilog @ Modelsim)
 5. Ακολουθιακά κυκλώματα (Verilog @ Modelsim)

Βιβλιογραφία (1)


Τεχνολογία και Σχεδίαση Ψηφιακών Συστημάτων
Βογιατζής Ι.



Ψηφιακή Σχεδίαση
William J. Dally - R. Curtis Harting




Ψηφιακά Συστήματα
Σουραβλάς Σταύρος Ι., Ρουμελιώτης Μάνος



Βιβλιογραφία (2)

Ανάλυση και σχεδίαση κυκλωμάτων ψηφιακής λογικής
Nelson Victor P., Nagle H. Troy, Irwin J. David, Carroll Bill D.



Ψηφιακή Σχεδίαση με τη Γλώσσα VHDL
Πογαρίδης Δ.



Ας ξεκινήσουμε λοιπόν...